问答题 用CMOS组合逻辑实现全加器电路。

问答题 画出F=A⊕B的CMOS组合逻辑门电路。

问答题 在图中标注出上升时间tr、下降时间tf、导通延迟时间、截止延迟时间，给出延迟时间tpd的定义。若希望tr=tf，求WN/WP。