问答题
对下面的功能写一个实体(component_a)和一个结构体(rtl) 类型指定为std_logic。
问答题 VHDL语言由几个设计单元组成？分别是什么？哪些部分是可以单独编译的源设计单元？
问答题 试简述用VHDL语言设计电子线路的一般流程。
问答题 什么是硬件描述语言？与其它HDL语言相比，用VHDL语言设计电子线路有什么优点？
