问答题 用带电平敏感列表触发条件的always块表示组合逻辑时，应该用哪一种赋值？

问答题 如果一定要设计异步触发的计数电路，用Verilog描述有什么办法？能否综合？仿真时要注意什么问题？

问答题 为什么说，掌握数字电路基础和计算机体系结构这两门学科的真谛是Verilog数字系统设计的基础？