black

数字电路与逻辑设计

登录

问答题

计算题

设计一个脉冲序列发生器,使之在一系列CP信号作用下,其输出端能周期性地输出00101101的脉冲序列。

【参考答案】

相关考题

问答题 用JK触发器,设计一个按自然态序进行计数的七进制异步加法计数器。

问答题 设计一个同步模6可控减法计数器,当X=0时,停止计数,并保持原状态;当X=1时,按减法计数。

问答题 选用D触发器和与非门按题表所示的状态转移表设计一个五进制计数器,要求在时钟信号CP为对称方波时,输出也是方波。

All Rights Reserved 版权所有©易学考试网(yxkao.com)

备案号:湘ICP备2022003000号-3