填空题
在数字逻辑电路设计中常见的时钟信号为（）、（）、（）、（）。
全局时钟；门控时钟；多级逻辑时钟；行波时钟
填空题 MAXpluseII的运算电路宏模块中包含（）、（）、（）、（）等（任写4种）。
填空题 MAXpluseII的时序电路宏模块中包含（）、（）、（）等（任写3种）。
填空题 无论IF语句还是WAITON语句，在对时钟边沿说明时，必须注明是（）触发还是（）触发。
