欢迎来到易学考试网 易学考试官网
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

单项选择题

VerilogHDL语言中,不属于并行语句的是()

    A.case
    B.always
    C.assign
    D.元件例化

点击查看答案

相关考题

微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题