欢迎来到易学考试网 易学考试官网
搜索
全部科目 > 大学试题 > 计算机科学 > VHDL语言

判断题

CONSTANT T2：std_logic <= ’0’;

    【参考答案】

    错误

    (↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)

    点击查看答案&解析
    上一题 目录 下一题

    相关考题

    微信小程序免费搜题

    All Rights Reserved 版权所有©易学考试网(yxkao.com)

    备案号：湘ICP备2022003000号-3

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题