相关考题
-
多项选择题
晶振电路布局布线要求（）
A.晶振下面不能有非地外的走线或过孔；
B.晶振输出时钟最好接一个负载；
C.时钟线允许接多负载；
D.晶振下面铺地铜箔并打地过孔； -
多项选择题
晶体电路布局布线要求（）。
A.确保走线STUB最短，并放在晶体与IC之间；
B.晶体走线要越短越好，最长不超过1000mil；
C.晶体的两个输出信号按照类差分走线，线宽要适当加粗并包地； -
多项选择题
电源、地处理整体要求（）。
A.电源层相对地层內缩必须≥20Mil；
B.孤立铜皮无需删除；
C.保证层叠对称性，避免翘曲；
D.过孔和压接孔可以采用全连接；
